專(zhuān)用集成電路和現場(chǎng)可編程陣列在VoP網(wǎng)關(guān)中的應用

　　　　　　　　　　　　　　　　　　　　
　　　　　　一．概述
　　　　　　二．十年來(lái)通信技術(shù)的變化
　　　　　　三．VoP網(wǎng)關(guān)的實(shí)現情況
　　　　　　　 　1．傳統DSP和RISC處理器的實(shí)現
　　　　　　　　 2．語(yǔ)音處理器（VP）的實(shí)現
　　　　　　　　 3．ASIC/FPGA的實(shí)現
　　　　　　　　 4．補充技術(shù)
　　　　　　四．基于A(yíng)SIC/FPGA的方案的好處
　　　　　　　　1．增加密度和擴大容量
　　　　　　　　2．提高性能
　　　　　　　　3．成本比較
　　　　　　五. 下一代的解決方案
　　　　　　<<VoP技術(shù)>>
　　　　　　<<為什么ASIC/FPGA會(huì )具有高性能和低成本>>

四．基于A(yíng)SIC/FPGA的方案的好處　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　ASIC和FPGA 半導體技術(shù)切實(shí)降低了元件功耗、增加了密度。用這些技術(shù)生成的系統的容量要比傳統技術(shù)生成的系統大一個(gè)數量級，并且能和現有的DSP技術(shù)的系統相兼容，這些好處在提供新的和改進(jìn)的業(yè)務(wù)時(shí)能降低總成本，非常有利于這種新技術(shù)的推廣。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑

　　1．增加密度和擴大容量

和大部分基于處理器實(shí)現的打包/匯聚功能不同，ASIC/FPGA聯(lián)合處理器能夠同時(shí)處理數千個(gè)語(yǔ)音通道信號，并且在發(fā)送和接收處理時(shí)確實(shí)沒(méi)有處理延時(shí)。同時(shí)，ASIC/FPGA技術(shù)實(shí)現的系統吞吐量要比基于處理器的系統高一個(gè)數量級。此外，由于A(yíng)SIC/FPGA聯(lián)合處理器的獨特內部結構，能使這種系統線(xiàn)性擴容到很大的容量。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑
　　2．提高性能

　　對于壓縮和回聲抑制功能來(lái)說(shuō)，ASIC聯(lián)合處理器的實(shí)現明顯要比DSP實(shí)現在密度、能耗、成本方面具有更好的效能。即使考慮上DSP供應商由于硅半導體制造技術(shù)的進(jìn)步而改善了DSP的性能，硬件的ASIC聯(lián)合處理器的實(shí)現方式在性?xún)r(jià)比方面仍有10倍的優(yōu)勢。這主要有兩個(gè)原因：
　　● 生產(chǎn)ASIC要比生產(chǎn)處理器用更少的硅：
　　● 用于特定任務(wù)的、專(zhuān)用的、基于硬件的算法可以得到很好的優(yōu)化，運行會(huì )更高效，而通用DSP設計用于支持太多的功能，沒(méi)法對特定任務(wù)進(jìn)行優(yōu)化。
（請參看補充材料＜為什么ASIC/FPGA總有高性能和低成本＞)。

　　顯然，基于硬件的聯(lián)合處理器比純軟件的實(shí)現在性能上有很大的改進(jìn)，這正是PC視頻聯(lián)合處理器能迅速占領(lǐng)市場(chǎng)的主要原因，因為在過(guò)去的四分之一世紀里由通用處理器實(shí)現的視頻處理，和這種聯(lián)合處理器的實(shí)現相比有巨大的性能差距。從長(cháng)遠發(fā)展的角度看，當某些業(yè)務(wù)功能需要更強的計算能力時(shí)，使用專(zhuān)用基于硬件的聯(lián)合處理器就比使用通用處理器更具有工程上和經(jīng)濟上的意義。當前，系統構筑師和工程師們在設計未來(lái)的高密度VoP網(wǎng)關(guān)和交換機時(shí)，就面臨這樣的問(wèn)題。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑

　　3．成本比較

　　由于在增加密度和提高性能方面的出色表現，導致了每通道成本的下降，這成為ASIC/FPGA技術(shù)能廣泛應用于簡(jiǎn)單語(yǔ)音編碼器、協(xié)議支持和回聲抑制的有力依據。圖6顯示了在各種網(wǎng)關(guān)應用中，ASIC/FPGA方案比DSP或VP方案每端口成本節省的比例。目前可用的ASIC聯(lián)合處理器能實(shí)現G.711（無(wú)壓縮）和G.726（2/4:1壓縮算法）功能，這種實(shí)現的成本要比用DSP或VP實(shí)現低得多。這一配置的VP實(shí)現要比DSP實(shí)現節省33%-60%的成本，而ASIC實(shí)現戲劇性地降低了成本，只有VP實(shí)現成本的1/10到1/6。類(lèi)似地，G729a（8：1壓縮比）和AMR（用于3G無(wú)線(xiàn)的適應性多比率壓縮）的實(shí)現只需要1/17-1/13的成本。（基于最新的ASIC設計可行性分析而作的估計――不包括G.729a版權所涉及的硬成本)。這就很容易看出NPN網(wǎng)關(guān)開(kāi)發(fā)商為什么會(huì )轉移到基于A(yíng)SIC的設計上來(lái)。

圖6 DSP、VP和ASIC／FPGA實(shí)現的網(wǎng)關(guān)每通道成本比較

　　ASIC使網(wǎng)絡(luò )業(yè)務(wù)提供商也能從長(cháng)期運營(yíng)中得到降低成本的好處，因為能耗和機房租金是運營(yíng)成本的一大塊，所以降低功耗和增加密度都能為網(wǎng)絡(luò )業(yè)務(wù)提供商節約設備運營(yíng)成本。同時(shí)，網(wǎng)絡(luò )設備供應商也能節約生產(chǎn)成本、產(chǎn)品支持成本和保證/維護成本，因為ASIC技術(shù)降低了這些工作的勞動(dòng)強度。(軟件產(chǎn)品和服務(wù)需要做更多的工作)。這種節省還會(huì )回饋到網(wǎng)絡(luò )業(yè)務(wù)提供商那里。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑

五. 下一代的解決方案

　　ASIC/FPGA半導體技術(shù)的出現，結合原有DSP技術(shù)，為下一代接入網(wǎng)關(guān)描繪了一幅生動(dòng)的前景。新的專(zhuān)用聯(lián)合處理器為傳統設備提供了兼容的、革命性的解決方案，使得原有功能可以被一個(gè)一個(gè)地替換，保持系統原有的運作方式，這一解決方案具有重要的經(jīng)濟意義。
　　總的來(lái)說(shuō)，ASIC/FPGA方案能為設備供應商帶來(lái)好處，并把這些好處延續到業(yè)務(wù)提供商那里，這些好處包括：
　　● 降低產(chǎn)品成本
　　● 減少運營(yíng)成本
　　● 提供高性能
　　● 提供高可擴容能力，以滿(mǎn)足迅速增長(cháng)的用戶(hù)需求。
　　由于在密度、功耗和成本方面具有極為明顯的效益，今天的系統設計師在設計高密度VoP網(wǎng)關(guān)和交換機時(shí)，沒(méi)法不考慮使用ASIC和FPGA技術(shù)。
　　NMS通信公司在其產(chǎn)品應用ASIC/FPGA技術(shù)方面處于領(lǐng)先的地位。在公司的PowerAccess系列寬帶網(wǎng)產(chǎn)品中廣泛使用了ASIC/FPGA技術(shù)，為當前的綜合業(yè)務(wù)網(wǎng)接入網(wǎng)關(guān)在密度、規模和整體性?xún)r(jià)比方面獲得明顯的效益。公司將繼續利用ASIC技術(shù)，在整個(gè)產(chǎn)品線(xiàn)中開(kāi)發(fā)新的功能。請登錄公司網(wǎng)站 www.nmscommunications.com了解詳細信息。

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑

<<VoP技術(shù)>>

　　要搭建高密度的VoP網(wǎng)關(guān)和交換機，必須用某種形式的硅半導體技術(shù)來(lái)實(shí)現三個(gè)基本功能：打包/匯聚/仲裁、回聲抑制和壓縮。

　　1. 打包／匯聚／仲裁

　　打包、匯聚和仲裁專(zhuān)注于將數字語(yǔ)音打包成數據包和在數據包內進(jìn)行格式處理，數字化語(yǔ)音可以是壓縮的，也可以是非壓縮的。

　　打包是指從TDM（時(shí)分多路復用）源取出數字化非壓縮語(yǔ)音流，把它們安排到一個(gè)個(gè)的數據包里，提供給VoIP、VoATM或其它網(wǎng)絡(luò )設備作后續處理。與打包對應的另一端處理是解包。目前，一般使用通用或RISC處理器以單獨（也就是PowerPC或其它派生處理器）或嵌入的方式（也就是在A(yíng)SIC之內）實(shí)現這一功能。

　　匯聚是指取出數字化語(yǔ)音（是已經(jīng)用DSP或VP壓縮到數據包內的IP或ATM流），并重新組合成完整的數據包，提供給VoIP、VoATM或類(lèi)似的網(wǎng)絡(luò )設備作后續處理。這一功能同樣使用通用處理器以單獨或嵌入的方式來(lái)實(shí)現。

　　仲裁是指取出承載壓縮或非壓縮語(yǔ)音的、使用特定加密和格式化協(xié)議的數據包，并把它們以線(xiàn)速轉換成其它協(xié)議。在3G無(wú)線(xiàn)網(wǎng)關(guān)里，仲裁取出無(wú)線(xiàn)網(wǎng)格式（就是ATM格式）的包重新格式化成IP格式的包。由于匯集的無(wú)線(xiàn)/IP業(yè)務(wù)非常新，目前還沒(méi)有專(zhuān)門(mén)的芯片用于這一功能。

　　2． 回聲抑制

　　回聲抑制是指在語(yǔ)音通道中消除回聲的能力。在傳統的有線(xiàn)電話(huà)系統，一旦通話(huà)雙方中的一方掛上普通模擬電話(huà)機，另一方就能聽(tīng)到一個(gè)明顯的回聲，包括99%的有線(xiàn)電話(huà)，或者說(shuō)是所有的家庭電話(huà)，都會(huì )產(chǎn)生這樣的回聲。當說(shuō)話(huà)的聲音和返回的回聲延遲大于25ms時(shí)，回聲就顯得令人煩惱。

　　在傳統的有線(xiàn)電話(huà)系統中，只有通話(huà)距離3000公里以上，回聲延遲才會(huì )大于25 ms。這種呼叫在傳統電話(huà)呼叫中少于1%。為了解決這一回聲問(wèn)題，長(cháng)途電話(huà)運營(yíng)商在長(cháng)途電路中安裝了回聲消除器（如跨洲電路、跨國電路或衛星電路）。通話(huà)回聲的控制在早期是通過(guò)避免通話(huà)雙方同時(shí)說(shuō)話(huà)來(lái)實(shí)現的，但這會(huì )導致通信的延遲和間斷。大部分的無(wú)線(xiàn)網(wǎng)絡(luò )都采用了新的回聲抑制技術(shù)代替舊的回聲控制技術(shù)，從而解決了這一問(wèn)題。但與一些未發(fā)展起來(lái)的國家的通話(huà)質(zhì)量仍不理想，無(wú)線(xiàn)用戶(hù)在多個(gè)無(wú)線(xiàn)系統反復認證時(shí)也有類(lèi)似情況，效果就和在一個(gè)混合網(wǎng)通話(huà)一樣。

　　在VoP電話(huà)系統中，要求100%地消除由于人為延遲而引起的在通信話(huà)路上的回聲。因此，在未來(lái)的十年里，回聲抑制技術(shù)在電話(huà)系統中的應用會(huì )經(jīng)歷100倍的迅猛增長(cháng)，成為VoP市場(chǎng)里獲得成功的重要技術(shù)。目前普遍使用單獨的或嵌入式的（VP）DSP來(lái)實(shí)現回聲抑制功能。

　　3． 壓縮

　　未壓縮的數字化語(yǔ)音通常需要64千比特每秒（kbps）的數據傳送速率。當VoP技術(shù)最初在二十世紀九十年代中葉推出的時(shí)侯，壓縮是非常重要的，因為那時(shí)最快的電話(huà)調制解調器只有28 kbps。各種語(yǔ)音編碼技術(shù)，如：ITU G.726，G.723，G.729，G.728就是在那些年頭里開(kāi)發(fā)出來(lái)的，用于提供高達8:1甚至更高的壓縮率，以減少傳送所需的帶寬。

　　然而，隨著(zhù)越來(lái)越來(lái)多的寬帶基礎設施投入使用，VoP系統對壓縮的實(shí)際需求越來(lái)越少。本地接入系統也在得到推廣應用，包括工作在384kbps甚至更高速率的DSL和接近1Mbps的電纜調制解調器。長(cháng)途傳輸和大城市數字網(wǎng)由于配備了DWDM（密集波分復用）光傳輸系統，使得帶寬爆炸式增長(cháng)。舉例來(lái)說(shuō)，現在VoDSL網(wǎng)不配置壓縮功能或只配置最低限度的壓縮功能（ADPCM2:1）。這是因為壓縮不但要增加成本，而且還會(huì )產(chǎn)生延時(shí)和其它影響語(yǔ)音質(zhì)量的問(wèn)題（比如：代碼轉換限制）。這些問(wèn)題嚴重限制了網(wǎng)絡(luò )傳遞和維持語(yǔ)音質(zhì)量的能力，特別是對復雜的、多運營(yíng)商的混合網(wǎng)絡(luò )來(lái)說(shuō)，更是這樣。

　　在未來(lái)十年中，壓縮有可能保住其重要性的唯一語(yǔ)音市場(chǎng)是無(wú)線(xiàn)市場(chǎng)。相對于有線(xiàn)系統而言，這種媒介的可用帶寬永遠是有限并且昂貴的。目前，回聲抑制和壓縮功能一般都由DSP以單獨或嵌入方式實(shí)現。

　　4． 每種VoP功能的成本構成

　　如圖4所示，是一個(gè)典型VoP系統大約的相對成本構成。第一根柱圖代表無(wú)壓縮語(yǔ)音業(yè)務(wù)，而第二根柱圖代表壓縮語(yǔ)音業(yè)務(wù)。這個(gè)柱形圖說(shuō)明：回聲抑制和壓縮是實(shí)現這類(lèi)網(wǎng)關(guān)的語(yǔ)音處理技術(shù)中成本最高的兩個(gè)功能。如果這兩種業(yè)務(wù)功能通過(guò)某一技術(shù)實(shí)現而能在密度和功耗方面得到一個(gè)數量級性質(zhì)的改善，那麼人人都能從中受惠。

圖4 VoP網(wǎng)關(guān)功能的相對成本構成

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑

<<為什么ASIC/FPGA會(huì )具有高性能和低成本>>

　　ASIC/FPGA設計的兩個(gè)固有特征是：硬件實(shí)現和基于硬件的算法。這使得這些技術(shù)能為VoP網(wǎng)關(guān)功能帶來(lái)高性能和低成本。

　　1. 硬件實(shí)現

　　特定功能的硬件實(shí)現（就是門(mén)一級的設計）相對于軟件實(shí)現（基于處理器的設計）來(lái)說(shuō)，總是會(huì )有實(shí)質(zhì)性的經(jīng)濟實(shí)惠和顯蓍的性能提高。這是因為：在硬件實(shí)現中象程序存貯器和程序控制邏輯那樣的處理元素都不再需要，并行而且高速流水線(xiàn)式的運行單元的實(shí)現簡(jiǎn)單并且可以高度優(yōu)化，算術(shù)運算單元（ALU）可以根據運算的種類(lèi)和大小充分優(yōu)化。就象搭便車(chē)一樣，由硬件實(shí)現獲得的性能效益也可以通過(guò)把軟件實(shí)現移植到下一代的硅半導體技術(shù)（比如從0.18微米轉移到0.13微米）來(lái)獲得。DSP目前正是從這種半導體技術(shù)優(yōu)勢獲益，而ASIC技術(shù)所采用的半導體技術(shù)要滯后一代。但由于它使用了基于硬件的算法而得到了補嘗，并在總成本和性能上有更大的優(yōu)勢。

　　2. 基于硬件的算法

　　由于DSP算法設計用于各種廣泛的應用――語(yǔ)音信號處理、調制解調器、傳動(dòng)系統，各種工業(yè)應用、消費品應用，等等――它們的結構設計要考慮到所有這些應用需求，在那些經(jīng)常會(huì )有嚴重分歧的需求上做出合理的折衷。為了盡可能滿(mǎn)足最大范圍的應用，必須在偏愛(ài)計算引擎還是內部程序和數據存貯器上做平衡，所以某些可用算法在DSP不能得到很好的支持，或根本就不支持。

　　特定功能的ASIC或FPGA實(shí)現就不受這些限制，所以，通過(guò)建立專(zhuān)門(mén)的硬件來(lái)實(shí)現信號處理功能或算法，要比通過(guò)軟處理器的方式實(shí)現提高10到100倍的效能。

　　3. 實(shí)現例子

　　一個(gè)很好的例子就是G.726 ADPCM壓縮功能的實(shí)現。現有一般用于VoP系統的高級通用DSP（如TI5441），由于它支持許多VoP功能的多功能性，能夠同時(shí)處理大約50個(gè)話(huà)音通道的ADPCM壓縮（和解壓縮）。這樣的DSP支持的密度性能大約是每平方毫米硬件面積一個(gè)話(huà)音通道。比較而言，一個(gè)完全由硬件實(shí)現的ADPCM功能支持的密度性能大約是每平方毫米硬件100個(gè)話(huà)音通道，這比典型的DSP實(shí)現有100倍的性能提高！利用基于硬件的ASIC和FPGA聯(lián)合處理器來(lái)實(shí)現其它的壓縮和回聲抑制功能，會(huì )得到類(lèi)似的效能。

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　TOP↑


│ page1 │ page2 │