韓國三星在2023年6月底正式宣布量產(chǎn)了第一代3nm GAA制程技術(shù)，這也是三星首次采用全新的GAA架構(gòu)晶體管技術(shù)，打破了FinFET原有的性能限制，藉由降低工作電壓水平來提高能耗比，同時還透過增加驅(qū)動電流來提升芯片性能。 如今，根據(jù)外媒報導(dǎo)，三星將進(jìn)一步介紹的第二代3nm制程技術(shù)，其效能將較第一代3nm制程技術(shù)有所優(yōu)化。

　　報道指出，2023年VLSI技術(shù)和電路研討會將于2023年6月11至16日在日本京都舉行。 而根據(jù)官方預(yù)告，三星將介紹名為SF3的第二代3nm制程技術(shù)，該制程技術(shù)預(yù)計將使用第二代 MBCFET架構(gòu)，在第一代3nm GAA(SF3E)基礎(chǔ)上做進(jìn)一步的優(yōu)化。

　　根據(jù)三星表示，與4nm低功耗制程技術(shù)(SF4)相較，第二代3nm制程技術(shù)在相同功率和晶體管數(shù)量下，運算效能提高了22%，在相同頻率和復(fù)雜性下的功耗降低了34%，娉驗面積縮小了21%。 不過，三星并沒有將其 SF3 與 SF3E 進(jìn)行比較，也沒有關(guān)于 SRAM 和模擬電路縮放方面的數(shù)據(jù)。

　　事實上，與傳統(tǒng) FinFET 技術(shù)相較，GAA 技術(shù)的主要優(yōu)點之一是泄漏電流減少。 另外，通道厚度可以調(diào)整，以提高性能或降低功耗。 三星表示，第二代3nm制程技術(shù)提供了更大的設(shè)計靈活性，使用不同寬度的MCFET。 而第二代3nm制程技術(shù)，三星方面表示，將有機(jī)會在2024年與臺積電的先進(jìn)制程技術(shù)上展開競爭。

　　先前，三星集團(tuán)旗下設(shè)備解決方案部門總裁慶桂顯在媒體訪問時坦承，其半導(dǎo)體制程上落后于臺積電。 不過，他認(rèn)為三星更早地采用GAA晶體管技術(shù)是一項優(yōu)勢，預(yù)計5年內(nèi)可以達(dá)成超越臺積電的目標(biāo)。

　　報導(dǎo)進(jìn)一步指出，三星目前也還在改進(jìn)其4nm制程技術(shù)，目標(biāo)是透過SF4P(4LPP+)縮小與競爭對手之間的差距，預(yù)計會在2023年下半年量產(chǎn)。 此外，三星還計劃推出用于高性能CPU和GPU的SF4X(4HPC)。 不過，在幾乎同一時間，臺積電也會帶來名為N3P的增強(qiáng)型3nm制程技術(shù)。 因此，屆時的競爭究竟誰能勝出，目前還猶未可知。